多系统同步扩展
Ultra-S 平台以统一的时钟、触发与软件体系支持多系统级联，使通道规模能够随研究需求线性扩展。从 128 通道到 512、1024 通道，开发流程与编程模型始终保持一致。
Master-Clock 同步拓扑：统一的时基与触发体系
Ultra-S 的系统级联基于严格的 Master-Slave 同步架构。一台系统作为 Master，负责生成全局时钟和触发信号；其余 Slave 系统通过专用同步总线锁相至 Master，实现纳秒级的系统间同步。
单一时钟域
Master 系统提供 250 MHz 参考时钟，所有 Slave 通过 PLL 锁相。所有系统的 DAC、ADC、FPGA 逻辑运行于同一时基，消除跨系统时钟漂移。
硬件触发路由
PRF 触发信号由 Master FPGA 生成，经专用同步总线分发至所有 Slave。触发延迟确定且可补偿，支持发射-接收-重建全链路同步。
独立 PCIe 通道
每台系统通过独立 PCIe Gen3 x8 链路连接 Host，通道数据并行传输。SDK 层统一管理多系统数据流，在软件层面完成时序对齐与数据拼接。
硬件扩展，软件不变
这是 Ultra-S 平台级联能力的核心理念。通道数量增加不应意味着开发复杂度指数增长——从 128 通道到 1024 通道，您的 MATLAB 脚本、Python 代码和 GUI 操作流程保持不变。
分立系统的开发代价
- 每台系统独立编程，需自行处理同步
- 跨系统触发抖动需逐一校准补偿
- 数据拼接在应用层手动完成
- 系统数量增加，代码重构量呈非线性增长
统一平台的开发体验
- 统一 SDK：一套 API 控制所有系统
- 统一 Sequence：一个序列定义所有通道的发射/接收时序
- 统一数据模型：SDK 自动完成跨系统数据对齐
- 通道数增长 = 参数调整，非代码重写
平台设计原则
Ultra-S 的软件栈充分支持多系统应用场景兼容性。SDK 在底层抽象了系统拓扑——开发者在代码中看到的始终是"一个 N 通道的超声系统"，而非"N/128 台独立设备"。系统数量是配置参数，不是架构约束。
系统级联所支撑的科研方向
以下每一项能力，都直接依赖于多系统同步扩展所提供的高通道数、多前端协同或分布式采集能力。
Ultra-S：一套可持续扩展的平台
系统级联是 Ultra-S 平台可扩展能力的体现，而非终点。平台的架构设计保证了当前和未来的扩展路径均不改变核心开发体验。
机型适配说明
本页所述 MATLAB 编程环境及配套文档基于 Ultra-S256 系列编写。虽然编程框架与 LYConfig 参数体系在各机型间保持一致，但部分硬件参数（通道数、采样率、电压范围、电平支持等）可能因产品型号不同而存在差异。其他机型（如 Ultra-R、Ultra-HP）的具体参数请以对应产品手册为准，或在选购前 联系我们的技术团队 确认适配情况。